• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種基於半導體的測試裝置包含複數個測試叢集及耦接至該等該測試叢集的假隨機總體刺激來源。各個測試叢集均包含複數個資料暫存器及邏輯元件，該邏輯元件是組構以實施用來產生用於該複數個資料暫存器的測試資料的隨機邏輯功能。該假隨機總體刺激來源產生用於該邏輯元件的假隨機二位元刺激。至少一些該複數個測試叢集是耦接在一起，以支援資料暫存器輸出的叢集間扇出扇入。
    公开号:TW201300803A
    申请号:TW101115096
    申请日:2012-04-27
    公开日:2013-01-01
    发明作者:Christian Haufe
    申请人:Globalfoundries Us Inc；
    IPC主号:G01R31-00
    专利说明:
    實作隨機邏輯功能的基於半導體的測試裝置
    此處所描述的標的的實施例大致上是關於半導體裝置。更特別的是，該標的的實施例是關於可用來測試半導體製造製程及/或細胞程式庫(cell libraries)的適合度的基於半導體的測試結構。
    半導體裝置、用來製造半導體裝置的製作製程、以及相關的測試電路和測試結構是衆所周知的。晶片上(on-chip)測試架構通常是用來核對由特別製程所製造的半導體裝置(例如，使用細胞程式庫而實作邏輯功能的裝置)的特定性質。就此方面而言，使用提出的製造製程及/或以將被調查的特定細胞程式庫，製作該晶片上測試結構。因此，該晶片上測試結構可暴露至受控的測試條件測試條件(例如，高溫操作壽命(HTOL)測試、掃描串鏈測試、輻射測試)，以決定依據該相同製程技術所製作的其它裝置是如何對該相同條件反應。
    傳統的晶片上測試架構通常使用對稱結構加以製作，該對稱結構導致對稱製程測試圖案。對稱圖案傾向只重覆所有可能佈局結構的子集。因此，當使用只覆蓋所有可能佈局結構的子集的測試設計來進行(ramp up)製造製程時，該製程將予以最佳化，以僅生產此子集的佈局結構。之後，當製造採用可能佈局結構的整個集合的客戶設計時，製程產量可能不預期地下降，並且那個客戶產品的生產可能延遲一段不希望的長時間。因此，希望採用盡可能覆蓋許多佈局結構的測試設計。
    此外，傳統的晶片上測試架構可能在本質上不是非常具有彈性(也就是，容易容置不同的測試晶片尺寸、不同的製程技術、不同的細胞程式庫、及類似者)。因此，希望具有有效率且有效的基於半導體的測試結構，該測試結構不會依賴對稱結構。此外，希望具有可組構的晶片上測試結構，該晶片上測試結構可彈性地實作，以容置各種不同的晶片尺寸、製程技術、及類似者。再者，從接下來的詳細描述和附加的申請專利範圍、連同伴隨的圖式和先前的技術領域和背景技術，其它希望的特徵及特性將變得明顯。
    提供一種基於半導體的測試裝置的範例實施例。該測試裝置包含複數個測試叢集，各個具有複數個資料暫存器及邏輯元件，該邏輯元件是組構以實施用來產生用於該複數個資料暫存器的測試資料的隨機邏輯功能。該測試裝置也包含假隨機總體刺激來源，耦接至該複數個測試叢集，並且組構以產生用於該邏輯元件的假隨機二位元刺激。至少一些該複數個測試叢集是耦接在一起，以支援資料暫存器輸出的叢集間扇出扇入。
    也提供基於半導體的測試裝置的另一個實施例。該測試裝置包含測試叢集及耦接至該測試叢集的假隨機總體刺激來源。該測試叢集包含複數個資料暫存器及邏輯元件，各個該複數個資料暫存器是組構以產生個別的暫存器輸出，而該邏輯元件是組構以實施用來產生用於該複數個資料暫存器的測試資料的隨機邏輯功能。來自於該複數個資料暫存器的子集的該暫存器輸出充作至該邏輯元件的回饋。該假隨機總體刺激來源是組構以產生用於該邏輯元件的假隨機二位元刺激。
    也提供基於半導體的測試裝置的另一種範例實施例。該測試裝置具有複數個測試叢集，各個包含複數個由隨機邏輯所驅動的暫存器電路。該測試裝置也具有假隨機總體刺激來源，耦接至該複數個測試叢集，並且組構以產生用於該隨機邏輯的假隨機二位元刺激。各個該複數個暫存器電路包含：邏輯元件，組構以接收該假隨機二位元刺激和暫存器回饋資料作為輸入，並且組構以實施用來產生測試資料的隨機功能；以及正反器，耦接以接收該測試資料作為正反器資料登錄，該正反器是組構以產生時脈式正反器資料輸出，以回應該正反器資料登錄。至少一些來自於該複數個測試叢集的第一測試叢集的該時脈式正反器資料輸出充作該暫存器回饋資料，用於該複數個測試叢集的第二測試叢集中的至少一些該邏輯元件。
    提供此發明內容，而以簡化的形式引進選擇的概念，該選擇的概念在下方的具體實施方式中，有進一步的描述。此發明內容並不打算識別請求的標的的關鍵特徵或重要特徵，也不打算用來作為幫助決定請求的標的的範圍。
    接下來的詳細描述在本質上僅作為例示之用，並且不打算限制標的的實施例或這種實施例的應用和使用。如此處所使用的，“範例”這兩個字意指“充作範例、例子、或例示”。此處所描述作為範例的任何實作均不必要被解讀為佳於或優於其它實施例。再者，沒有意圖被先前的技術領域、背景技術、發明內容或接下來的具體實施方式中所出現的任何明示或暗示的理論限制。
    此處所出現的標的是關於彈性且通用的基於半導體的測試結構，該測試結構可用來發展、監視、及測試半導體製造製程，包含那些正在發展中的。可以模仿可由半導體製造設備所製作的生產裝置和晶片的設計的方式，來設計該測試結構。此外，該測試結構不需實作或部署真正的客戶設計或任何私有第三人技術。在實施時，此處所出現的該測試結構可容易地適配於任何測試晶片尺寸、標準細胞程式庫、或設計製程。此外，該測試結構可併入積集式除錯特徵，以促進有效且容易除錯和裝置篩選(device screening)。該測試結構可用於新的半導體製造製程的邏輯產量學習和監視，以測試新的細胞程式庫、及/或發展新的電子設計自動化(EDA)工具。
    該測試結構本身可製作如半導體裝置，也就是測試晶片。就此方面而言，該測試晶片是較佳地製作，以致於它包含或模仿晶圓廠客戶設計的特定態樣及特徵，包含但不限於：使用工業標準自動化配置及繞線工具(SAPR)的實作；使用正反器及邏輯閘(標準細胞)的亂數字邏輯；高度利用配置面積及繞線軌跡；以及，沒有再度發生對稱圖案。此外，該測試結構的設計在許多因素方面是非常具有彈性的，包含但不限於：用於製作該測試晶片的製造製程及技術；所使用的標準細胞程式庫；以及，該測試晶片維度(例如，寬度、長度、面積、及金屬堆疊組構)。用作一種產量學習載具(yield-learning vehicle)，該測試結構含有支援例如但不限於掃描串鏈錯誤除錯；邏輯錯誤除錯；以及HTOL測試等特徵的結構。
    現在參考圖式，第1圖是代表晶片上測試系統100的範例實施例的示意方塊圖。
    該測試系統100是一種使用適當的製造製程、而在半導體基板上實現的半導體裝置。使用正在被評估、調查、發展、或受測試的半導體製程技術，來製作該測試系統100。換言之，該測試系統100是設計並且製造以容置測試及評估該製作製程技術。在實施時，該測試系統100包含依據用來製作真正生產裝置的相同技術及科技而製作的結構及元件。
    此特別的實施例通常包含、但不限於：一個或多個測試叢集(測試叢集)102(通常為複數個測試叢集102)；耦接至該測試叢集102的假隨機總體刺激來源104；耦接至該測試叢集102的重置/控制模組106；耦接至該測試叢集102的掃描介面108；以及耦接至該測試叢集102的總體自我測試模組110。為了容易例示及清楚起見，第1圖並沒有繪示與該假隨機總體刺激來源104、該重置/控制模組106、或該掃描介面108相關的任何互連(interconnection)或耦接(coupling)。
    在該測試系統100的實施例中，可實現任何數目的測試叢集102(包含只有一個)。各個測試叢集102均代表邏輯性叢集和佔據該測試晶片的面積的實體性叢集。如以下更詳細地解釋，該測試叢集102在操作的測試模式期間利用影響資料暫存器輸入的隨機功能(由數位邏輯元件來實作)。在一個非限定實施例中，該測試系統100包含一百個測試叢集102。如第1圖所繪示的，至少一些該測試叢集102包含在該個別測試叢集102之間、促進通訊和共同操作的扇入和扇出連接112。因此，至少一些該測試叢集102是耦接在一起，以支援資料暫存器輸出的叢集間扇出和叢集間扇入資料暫存器輸出。更特定言之，來自於一個測試叢集102的選擇的資料暫存器輸出可繞線至另一個測試叢集102，以影響至該其它測試叢集102中的該資料暫存器的該輸入。如在以下更詳細地描述，由接收的測試叢集102所接收的扇入資料可受控於隨機功能，以決定至該接收的測試叢集102中的該資料暫存器的該輸入的位元狀態。
    該假隨機總體刺激來源104產生並且提供假隨機二進位刺激訊號至該測試叢集102。該假隨機總體刺激來源104採用假亂數目產生器，以產生該假隨機輸出串流。在實施時，該假隨機總體刺激來源104可實現成線性回饋移位元暫存器(LFSR)。該假隨機總體刺激來源104的該輸出較佳是可預測、但非不具價值的串流資料。或者，該輸出可為多位元假亂數據串流。如以下更詳細地解釋，各個測試叢集102具有複數個資料暫存器，並且，測試叢集102中的暫存器的子集是由該假隨機二位元刺激訊號所刺激。該假隨機二位元刺激訊號繼續地施加，並且可隨著各個時脈迴圈而改變。
    該測試系統100可支援HTOL測試模式，在該HTOL測試模式期間，該測試系統100是操作在高溫及電壓的時脈。雖然操作在該HTOL測試模式，然而，該測試系統100仍由該假隨機總體刺激來源104的該輸出繼續地刺激；該假隨機二位元訊號是回饋至適當數目的資料暫存器，以確保在該HTOL測試模式期間，維持足夠的活動。在特定實施例中，舉例來說，該測試系統100的所有資料暫存器均由該假隨機總體刺激來源104刺激。
    此外，就此處所描述的該範例實施例而言，該假隨機總體刺激來源104需要視需要而被重置，以開始該假隨機序列的位元。舉例來說，該假隨機總體刺激來源104可依據預定數目的時脈迴圈，而周期性地重置。就此特別實施例而言，該假隨機總體刺激來源104在該測試系統100的該資料暫存器中，每2,048個時脈迴圈重置一次(在該測試系統100的該測試模式期間)。因此，該假隨機總體刺激來源104有效地出現2,048個位元的序列。此外，該假隨機二位元訊號的可預測本質，允許該測試系統100使用相同的重覆性位元圖案，以決定性的方式自我刺激。
    該重置/控制模組106代表負責或促進該測試系統100的各種時脈、重置、測試、及除錯特徵和功能的裝置、元件、及/或邏輯。雖然在第1圖中是繪示成分離的方塊，然而，該重置/控制模組106可以分散(distributed)的方式，遍及該測試叢集102。第1圖中的箭頭114可代表用於各種控制訊號、時脈訊號、資料訊號、或類似者的任何數目的鏈結或路徑。該重置/控制模組106是組構以將該測試系統100放置於重置狀態，以如所需要的重置及初始化在該測試叢集102中所實作的測試邏輯。就此處所出現的範例實施例而言，該重置/控制模組106包含或與計數器共同操作，以周期性地每2,048個時脈迴圈重置一次該測試系統100中的該資料暫存器。以這種方式的周期性重置確保該測試系統100操作在可預測及可驗證的操作條件。該重置/控制模組106也致能該測試暫存器的預載入(至邏輯高或邏輯低狀態)，以促進掃描串鏈除錯。
    就此方面而言，該假隨機總體刺激來源104及該重置/控制模組106一起作用為用於該測試系統100的“心律調節器”(pacemaker)。就此方面而言，該假隨機二位元刺激訊號確保該暫存器隨機地變換狀態(toggle)，但該周期性重置確保該測試系統在大量(並且，因此無法驗證)的時脈迴圈之後不會“卡住”(get stuck)。舉例來說，32位元的LFSR具有232-1個狀態。100MHz時脈將花費43秒才能走完所有這些狀態。10,000個資料暫存器的測試結構具有210000個不同狀態。使用100MHz時脈以走完所有這些狀態將花費長達6.3×102994年，並且，在每秒100個迴圈的仿真速度將需要大約4.4×107秒(16個月)走完如該32位元的LFSR所定義的所有測試結構的情況下，仿真將會較慢達數個級數的數量。因此，通過每2,048個時脈迴圈增加該周期性重置，以人工的方式限制用於仿真的測試結構狀態的數量，以只在數分鐘的範圍內(仿真速度與該測試設計尺寸相關)達成仿真運行時間。
    該掃描介面108可利用來製造錯誤及產量除錯和測試。在特定實施例中，該掃描介面108是組構以容置行進通過該測試叢集102的掃描串鏈。該掃描介面108可使用用來處理掃描訊號(例如，Scan Data In、Scan Data Out、Scan Clock、及Scan Enable)的傳統及標準化技術，來予以實現。就此方面而言，第1圖中的箭頭116可代表容置各種與掃描相關的訊號的任何數目的鏈結或路徑。在特定實施例中，該掃描介面108容置位準感應掃描設計(LSSD)科技、MUX-D科技、或類似者。
    該總體自我測試模組110是耦接至各個該測試叢集102，以從該測試叢集102獲得“局部”自我測試資料。該總體自我測試模組110可視需要而以邏輯元件、裝置、及/或其它元件予以實作。該總體自我測試模組110是用來證實該測試系統100是否是正常地作用(較佳地是以不需使用該掃描介面108或於該測試系統正被HTOL測試時)。如參考第2圖而於下文中更完整地解釋的，各個測試叢集102包含其自身的自我測試邏輯，該自我測試邏輯取樣該叢集中的一些或全部該資料暫存器的目前數值，並且產生核對和。各個測試叢集102發送其自我測試核對和至該總體自我測試模組110，其接著繼續地產生總體核對和數值，該總體核對和數值是依據或從該局部核對和數值推衍出來的。該總體自我測試模組110可組構並受控以周期性地產生總體核對和數值(舉例來說，每2,048時脈迴圈產生一次)。仿真和測量的總體核對和數值之間的差異可用來識別該測試系統100中的製造瑕疵。
    該總體自我測試模組110的精確性將視該測試叢集102內的回饋的隨機性、該測試叢集102之間的扇入及扇出、以及選擇用以實作該測試系統100的隨機功能而定。就此處所描述的範例實施例而言，是從該測試叢集102中局部地取樣的該暫存器輸出數值來計算二位元和(XOR)，並繼續地產生該XOR和的16位元迴圈冗餘核對(CRC)。各個測試叢集102發送其16位元CRC的一個位元至該總體自我測試模組110。這些位元再次地進行XOR操作，以計算出32位元CRC。此CRC的32位元接著被用作用於該測試系統100的整體自我測試。
    可以錯誤對核對和表格來達成該測試系統100的錯誤局部化。在實施時，各個可驗證的錯誤在該表格中將具有入口(entry)。該表格可使用錯誤模型化及仿真技術予以創造，以產生用於仿真中的特定錯誤的期望核對和。就此處所描述的範例實施例而言，該測試系統100在重置之後，是仿真2048個時脈迴圈，之後，取樣該核對和。此方式導致對所有卡住(stuck-at)錯誤的大約98.6%的卡住偵測覆蓋性。
    第2圖為代表適合用於該測試系統100的測試叢集200的範例實施例的示意方塊圖。第2圖以總屬(generic)的方式繪示該測試叢集200，並且應體會到的是，顯示於第1圖中的各個測試叢集102可如第2圖中所顯示的一般地組構及實作。該測試叢集200的該例示實施例包含、但不限於：隨機邏輯202；控制邏輯204；複數個暫存器206；以及基於叢集的自我測試模組208。雖然第2圖中所繪示的一般性結構及配置是由該測試系統100中的所有該測試叢集102分享，然而，該隨機邏輯202的實作及組構、該控制邏輯204的實作及組構、暫存器206的數目及配置、以及該基於叢集的自我測試模組208的實作及組構，在不同的測試叢集102可予以變化。
    該複數個暫存器206可包含任何數目的個別資料暫存器，其可以例如正反器來加以實現。該複數個暫存器206可實作成暫存器庫(bank)、或用於該測試叢集200的暫存器的任何聚集(collection)或群組。包含該複數個暫存器206的該特定數目的資料暫存器可隨著測試叢集的不同，而有所變化。在實施時，該複數個暫存器206可包含耦接在一起的數以千計的個別資料暫存器。如第2圖中所示意地繪示的，來自於一些該暫存器206或該暫存器206的任何子集的暫存器輸出，可藉道局部回饋路徑210(如以下所解釋的，然而，對於任何給定的測試叢集而言，此類型的局部叢集回饋是選擇性的)，而回饋至該測試叢集200的該隨機邏輯202。此局部回饋路徑210致能該測試叢集200中的一個或多個該暫存器206的該暫存器輸出，以影響該複數個暫存器206的後續狀態。如參考第3圖而更詳細地解釋，該局部回饋路徑210可代表從一個特別暫存器的該暫存器輸出回至與那個特別暫存器相關的該隨機邏輯的路徑。或者，該局部回饋路徑210可代表該測試叢集200的一個特別暫存器的該暫存器輸出回至與該測試叢集200的另一個暫存器相關的該隨機邏輯的路徑。
    該測試叢集200也容置(選擇性地)跨叢集(cross-cluster)扇出。就此方面而言，第2圖中的箭頭212代表引導至該測試系統中的其它測試叢集的一個或多個扇出鏈結或路徑。箭頭212可代表與任何數目的該暫存器206相關的複數個不同扇出鏈結或路徑。在實施時，一些(並非全部)該暫存器206的資料輸出可充作至其它測試叢集的扇出資料。更特別言之，來自於一些該暫存器206的輸出資料，可藉道該跨叢集扇出連接，而被回饋至一個或多個“鄰近”測試叢集的該隨機邏輯。該跨叢集扇出致能該測試叢集200中的一個或多個該暫存器206的輸出，以影響其它測試叢集中的暫存器的狀態。類似地，該測試叢集200容置(選擇性的)從相同測試晶片上的一個或多個鄰近的測試叢集所接收的跨叢集扇入資料。第2圖中的箭頭214代表與鄰近的測試叢集的暫存器相關的複數個不同的扇入鏈結或路徑。如第2圖中所示意地繪示的，該扇入資料是繞線至該測試叢集200的該隨機邏輯202。
    就此範例實施例而言，該隨機邏輯202也接收該假隨機總體刺激來源104的輸出(見第1圖)。第2圖中的箭頭216代表可用來將該假隨機二位元訊號從該假隨機總體刺激來源104繞線至該隨機邏輯202的一個或多個鏈結或路徑。在特定實施例中，該假隨機二位元刺激是回饋至該測試系統中的各個資料暫存器的隨機功能或邏輯(見第3圖)。
    該測試叢集200也包含該基於叢集的自我測試模組208，其是耦接至第1圖中所顯示的該總體自我測試模組110。該基於叢集的自我測試模組208取樣一些或所有該暫存器206，並且產生用於該總體自我測試模組110的資料，以回應該取樣(如參考第1圖而在上文中所描述的)。在典型的實作中，該基於叢集的自我測試模組208只取樣特定百分比的該暫存器206，該特定百分比的該暫存器206是選擇用於產生局部自我測試資料輸出的目的。就此方面而言，第2圖繪示來自於該暫存器206、引導至該基於叢集的自我測試模組208的資料輸出217。第2圖中的箭頭218代表用於該測試叢集200的局部自我測試資料輸出。此自我測試資料輸出是提供至該總體自我測試模組110，以用於產生該總體自我測試核對和的輸入。
    該測試叢集200可視需要，而使用重置訊號220予以重置。如第2圖中所繪示的，該重置訊號220可繞線至該控制邏輯204，並且至該基於叢集的自我測試模組208。該控制邏輯204組構該測試叢集200，以回應重置命令(也就是，指令或重置位元)，以致於該暫存器206可以已知的重覆數值予以載入(也就是，預設位元狀態)。此外，重置命令作用以重置該基於叢集的自我測試模組208。重覆該基於叢集的自我測試模組208視需要或希望而初始化該總體自我測試核對和。更特定言之，該基於叢集的自我測試模組208內部的所有該資料暫存器均被重置成已知狀態。每當該暫存器206被重置時，該基於叢集的自我測試模組208就被重置。如以上所提及的，這種重置就該範例實施例是每2,048個時脈迴圈，便發生一次。此外，每當該基於叢集的自我測試模組208被重置時，該總體自我測試模組110(見第1圖)也被重置。在實施時，該總體自我測試模組110中的所有該資料暫存器(正反器)均被重置，但在各個2,048個時脈迴圈周期後、取樣並保留該總體自我測試模組110內部的32位元CRC的狀態的正反器有可能是例外。此取樣的輸出可為該總體自我測試模組110的輸出。此輸出對下一個周期的2,048個時脈迴圈是穩定的，並且反映立即先前周期的2,048個時脈迴圈的自我測試結果。一旦該下一個周期的2,048迴圈已經結束，此周期的自我測試結果將被取樣，並針對下一個2,048個時脈等，保持穩定。
    該測試叢集200也可接收除錯訊號222，該除錯訊號222是由該控制邏輯204及/或該基於叢集的自我測試模組208所使用。參考第1圖，該除錯訊號222可設置在由箭頭114所代表的鏈結或路徑上。該除錯訊號222可包含、但不限於該暫存器206的預載入資料、預載入致能訊號、除錯時脈訊號、及類似者。當致能該預載入功能時，該預載入資料是用來將該暫存器206放置於預載入狀態。該預載入資料也可提供至該基於叢集的自我測試模組208。就此方面而言，所有該暫存器206及使用於該假隨機總體刺激來源104、該重置/控制模組106、該總體自我測試模組110、及該基於叢集的自我測試模組208中的任何正反器將被連接至掃描串鏈，以測試這些正反器的製造瑕疵。因此，任何這些正反器均可中斷掃描串鏈。因此，該除錯訊號222(也由第3圖中的參考編號326和328予以識別)對於先前提及的模組中的所有正反器均是同樣的。這些正反器的每一個，在它們的資料登錄節點前面，均具有相同的多工器(見第3圖中的參考編號304和306)。然而，就該假隨機總體刺激來源104、該重置/控制模組104、該總體自我測試模組110、及該基於叢集的自我測試模組208而言，該重置預設數值是匹配於那個暫存器的真正功能的良好定義、非亂數目(例如，零，以為了將該重置/控制模組106內部的該計數器重置為所有零位元)。此外，該假隨機總體刺激來源104、該重置/控制模組106、該總體自我測試模組110、及該基於叢集的自我測試模組208並不實作隨機功能。反而，這些模組利用訊號，以真正地實作那個模組的希望功能(例如，當在該重置/控制模組106中實作遞增計數器時，視所有計數器位元的目前狀態而定，該訊號是針對各個位元的新的位元數值)。
    該時脈訊號224是提供在由箭頭114所代表的鏈結或路徑上(第1圖)。該時脈訊號224控制該暫存器206的變換狀態、及該基於叢集的自我測試模組208的時序。在實施時，該測試系統100的所有該測試叢集102中的暫存器均使用共同的時脈訊號224。
    該控制邏輯204決定提供至該測試叢集200的該暫存器206的資料的來源。更特定言之，該控制邏輯204調節至該暫存器206的資料登錄是否是預設重置數值、預載入(除錯)數值、或從該隨機邏輯202所獲得的亂數值。如第2圖所顯示的，該隨機邏輯202的輸出是經由該控制邏輯204而提供至該暫存器206。如參考第3圖而在下文更詳細地描述的，該控制邏輯204可以一個或多個多工器實作，以選擇那一個資料串流將被回饋至該暫存器206，作為個別的輸入。
    當操作在該測試模式時，該隨機邏輯202隨機地決定該暫存器206的下一個數值。雖然第2圖將該隨機邏輯202繪示成單一雲朵，該測試叢集200的一個實施例可採用許多分離的模組或結合地形成該隨機邏輯202的邏輯區段。舉例來說，該複數個暫存器206的各個個別的資料暫存器可具有與其相關的自身隨機邏輯功能，其中，該隨機邏輯功能在下一個時脈迴圈後，隨機地決定該資料暫存器的下一個位元數值。
    為了容易描述及避免混亂圖式起見，第2圖沒有繪示與操作該掃描串鏈模式相關的任何元件、訊號、或邏輯。掃描特徵及功能性將參考第3圖而於稍後予以描述。從接下來的描述，該測試系統100中的各個測試叢集可被設計及組構以容置掃描操作應應是明顯的。
    第3圖是代表適於用於第2圖中所顯示的該測試叢集200的暫存器電路300的範例實施例的示意方塊圖。該測試叢集200的該暫存器206可包含任何數目的暫存器電路300，各個均如下文所描述的予以組構及控制。該暫存器電路300的例示實施例包含、但不限於：隨機功能302；第一多工器304；第二多工器306；以及正反器308。
    該隨機功能302代表設計及組構以隨機方式操作、以產生代表由該正反器308所使用的測試資料的數位輸出310的任何數目的邏輯元件、裝置、電路元件、或硬體。在這種情況下，該隨機功能302可以任何數目的暫存器階層邏輯元件予以實作。該隨機功能302是使用數位邏輯閘和元件，而實作成隨機布林(Boolean)功能。因此，該隨機功能302對應於、或相關於該正反器308，而該測試系統100中所實作的各個暫存器電路具有與其相關的自身個別的隨機功能。為了在HTOL測試期間確保足夠的訊號變換狀態，該隨機功能302應加以選擇，以致於對於該布林功能的各個輸入訊號X而言，均存在剩餘功能輸入的數值的至少一個組合，以致於變換X的數值的狀態將變換該布林功能的輸出數值的狀態。
    雖然是隨機的，但該數位輸出310仍然受到至該隨機功能302的許多輸入(刺激)的影響。該隨機功能302的該例示實作是受到一個或多個下列輸入的影響：假隨機刺激312，亦即該假隨機總體刺激來源104的輸出(第1圖)；從位於與該暫存器電路300相同的測試叢集中的一個或多個正反器所獲得的局部回饋資料314；從位於其它測試叢集(也就是，除了該暫存器電路300所位於的測試叢集以外的測試叢集)中的一個或多個正反器所獲得的跨叢集回饋資料316；以及該正反器308的目前資料輸出318。在實施時，因此，該數位輸出310將是該假隨機刺激312、該局部回饋314、該跨叢集回饋316、及/或該資料輸出318的隨機功能。如先前所解釋的，該測試系統100較佳地利用為數甚多的不同隨機功能。換言之，對於該測試系統100的各個及每一個暫存器而言，相同的隨機功能均不會重覆。
    就此特別實作及實施例而言，該假隨機刺激312並非用作對該測試結構中的各個及每一個隨機功能302的刺激。反而，該假隨機刺激312只針對該暫存器206(見第2圖)的選擇子集出現。理論上，該假隨機刺激312可為多位元寬的訊號，但在實施上，它將為單一位元訊號。用於該局部回饋資料314、該跨叢集回饋資料316、及該目前資料輸出318的個別訊號充作各個及每一個隨機功能302的輸入。在實施時，該局部回饋資料314及該跨叢集回饋資料316各者均具有從零至多個位元的任何寬度，然而，由該局部回饋資料314及該跨叢集回饋資料316所提供的位元的和必需大於或等於一個位元。該目前資料輸出318為反映給定暫存器電路300的目前狀態的一個位元訊號。該測試結構中平均有大約一半的該隨機功能302，將使用該個別的目前資料輸出318作為刺激(直接局部回饋)。
    當該假隨機刺激312被利用時，所有至該隨機功能302的輸入均同時施加。該假隨機刺激312對於驅動該暫存器電路300的隨機本質是有用的。舉例來說，如果只有該局部回饋資料314、該跨叢集回饋資料316、及該目前資料輸出318是用來驅動該各種隨機功能302，則可實作過多的該隨機功能302(或耦接在一起的隨機功能302的方塊)為不變的、或者為以只有幾個時脈迴圈的非常短周期振盪。就此方面而言，該假隨機總體刺激來源104(見第1圖)的周期是232-1迴圈。使用此長周期假隨機刺激312作為至該隨機功能302的子集的輸入，可高度地減少具有不變功能或以短周期振盪的可能性。
    該第一多工器304及該第二多工器306(以及可能其它元件或邏輯)是包含在第2圖中所繪示的該叢集階層控制邏輯204中。因此，該控制邏輯204可視需要而包含大量的多工器，以支援複數個不同的暫存器電路。該第一多工器304是耦接在該隨機功能302與該正反器308之間。該第一多工器304具有用於重置預設數值320的第一可選擇輸入、以及用於該隨機功能302的該數位輸出310的第二可選擇輸入。該重置訊號220(也見第2圖)可用來選擇該重置預設數值320或該數位輸出310，以作為該第一多工器輸出322。雖然操作在該測試模式中，然而，該重置訊號220是設定至邏輯低，並且該第一多工器304是受控，以致於該隨機功能302的該數位輸出310被選擇作為該第一多工器輸出322。然而，為了重置該暫存器電路300，該重置訊號220是設定至邏輯高，並且該第一多工器304是受控，以致於該重置預設數值320被選擇作為該第一多工器輸出322。該重置預設數值320代表指定至該暫存器電路300的隨機地選擇但已知(並且不變)的邏輯數值。換言之，一旦定義後，該重置預設數值320對於該暫存器電路300而言，仍然是固定的。因此，當該測試系統100被重置時，該測試系統100中的所有該暫存器均被其個別的重置預設數值予以佔據(populated)。
    該第二多工器306具有對應於該第一多工器輸出322的第一可選擇輸入、以及用於預載入數值326的第二可選擇輸入。預載入致能訊號328是用來選擇該第一多工器輸出322或該預載入數值326，用作該第二多工器輸出330。雖在操作在該測試模式中，該預載入致能訊號328是維持在邏輯低，而該第二多工器306是受控，以致於該第一多工器輸出322(其在該測試模式期間，對應於該隨機功能302的該數位輸出310)被選擇作為該第二多工器輸出330。針對該重置操作，該預載入致能訊號328是設定至邏輯低，而該第二多工器306是受控，以致於該第二多工器輸出330對應於該第一多工器輸出322，其接著對應於該重置預設數值320。因此，當設定該暫存器電路300時，該重置預設數值320充作至該正反器308的資料登錄(D)，而該正反器308被設定至其已知的重置數值。然而，針對預載入(除錯)操作，該預載入致能訊號328被設定為邏輯高，以致於該第二多工器輸出330對應於該預載入數值326。相應地，該預載入數值326充作至該正反器308的資料登錄(D)，而該正反器308可以用於掃描串鍵測試的已知除錯數值予以預載入。
    雖然並非一直需要，然而，此處所描述的範例實施例採用用於該正反器308的標準LSSD裝置。如衆所瞭解的，LSSD正反器是等效於具有資料掃描能力的D-類型正反器。為此目的，該正反器308包含資料登錄(D)、資料輸出(Q)、以及時脈輸入(CLK)，以支援D-類型正反器功能。該正反器308也包含掃描輸入(SI)、掃描輸出(SO)、第一掃描時脈輸入(SC1)、及第二掃描時脈輸入(SC2)，以支援該資料掃描功能。LSSD裝置的設計、功能、及操作是衆所周知的，並且因此，此處不會詳細地予以描述。總而言之，可選擇性控制該正反器308操作於“正常”資料閂鎖模式或掃描模式。針對正常操作，SC1及SC2是保持在邏輯低(以有效地失能該掃描特徵)，而該時脈訊號224將該資料登錄(D)狀態變換至該資料輸出(Q)狀態，如衆所瞭解的。以此方式，該正反器308產生時脈式正反器資料輸出，以回應其正反器輸入資料。針對掃描操作，該時脈訊號224是保持在邏輯低(以有效地失能該正常資料變換狀態功能)，而SC1及SC2是用來控制該掃描串鏈資料從SI轉換至SO。
    該正反器308的該資料登錄(D)是耦接以接收該第二多工器輸出330，而該正反器308的該資料輸出(Q)則對應於該資料輸出318。如先前所提及的，該正反器308的該資料輸出(Q)也可耦接至相同測試叢集(該暫存器電路300位於其內)中的任何數目(包含零)的其它暫存器電路、及/或至除了該暫存器電路300位於其內的該測試叢集以外的一個或多個測試叢集中的任何數目(包含零)的其它暫存器電路。該時脈訊號224(也見第2圖)是耦接至該正反器308的該時脈輸入(CLK)，而該時脈訊號224則充作該正反器308的資料變換狀態訊號，如衆所瞭解的。
    請注意，該正反器308的該資料輸出(Q)可用來驅動該暫存器電路300的各種回饋(扇出)訊號。就此方面而言，該正反器308的該資料輸出(Q)可(但不需要)回饋至相同暫存器電路300的該隨機功能302、可回饋至相同測試叢集中的不同暫存器電路的該隨機功能、及/或可(但不需要)回饋至不同測試叢集中的暫存器電路的該隨機功能。視特別的實作和設計而定，該正反器308的該資料輸出(Q)可回饋至相同或不同測試叢集中的複數個暫存器電路(例如，該暫存器電路300)的該隨機功能。該正反器308的該資料輸出(Q)也可繞線至該測試叢集200的該基於叢集的自我測試模組208，該暫存器電路300是設置在該測試叢集200中(見第2圖)。就此方面而言，應體會到該基於叢集的自我測試模組208不需(並且較佳不會)接收來自於該資料輸出中的各個及每一個正反器的該測試叢集200。反而，該基於叢集的自我測試模組208只取樣該測試叢集200中的該正反器的子集(舉例來說，每一百個正反器取樣一個)。此取樣是基於假定一個正反器中的錯誤會導致錯誤行進至該測試叢集200中的其它正反器，以致於不需要分析該測試叢集200中的所有該正反器。
    如以上所提及的，該第二多工器306是用以支援該測試系統100的掃描串鏈測試和除錯。在此操作模式下，該正反器308是預載入其定義和已知的預載入數值326(類似地，該測試系統100的所有其它正反器是預載入它們個別的預載入數值)。在該正反器已經預載入後，該測試系統100是以該掃描模式操作，以使該掃描串鏈可被讀出，以決定該預期的掃描串鏈中是否有任何“中斷”。因此，該正反器308是受控以操作成移位暫存器，以沿著該掃描串鏈從SI通過至SO。在該掃描模式期間，第一掃描時脈訊號336及第二掃描時脈訊號338使該正反器308移位該掃描串鏈。在這種情況下，該正反器308的該掃描資料登錄訊號340可從該掃描串鏈中的先前正反器獲得，並且該正反器308的該掃描資料輸出訊號342可提供至該掃描串鏈中的下一個正反器。該掃描介面108(第1圖)可容置該掃描時脈訊號336、338、掃描資料登錄、及該最終掃描資料輸出訊號，如衆所瞭解的。
    如先前所提及的，該測試系統100可如需要設計及實作以與該測試需要配合，並且容置與半導體製作技術有關的各種實際考量。由於該測試系統100的彈性本質，多個設計限制和變數可影響部署的實作中的真正組構、叢集間關係、及叢集內關係。相應地，“設計產生器”可用來思量該測試系統100的各種選擇或可變元件及其它彈性態樣。設計產生器的範例實施例(其可實現成計算器實作的應用或軟體程式)的操作是使用一些或所有下列設計限制：實作多少測試叢集；使用多少正反器或暫存器；產生多少(類型的)暫存器回饋路徑；跨叢集回饋路徑對叢集內回饋路徑的比例；由該假隨機二位元訊號所刺激的暫存器的數量；將取樣用於核對和計算的暫存器的數量(在自我測試期間)。
    基於這些限制，該設計產生器分佈該總體數目的資料暫存器於所有該測試叢集上、分佈該假隨機刺激點、及分佈該自我測試取樣點。該設計產生器也可隨機地選擇用於該正反器的該重置預設數值，以決定該跨叢集及叢集內回饋繞線。該設計產生器接著選擇用於所有該資料暫存器的隨機布林功能，並且測試該隨機邏輯功能，以確保它們滿足該陳述的設計目的。其結果就是，該設計產生器的輸出代表各個叢集的特別設計和佈局、各個叢集中所使用的該隨機邏輯結構的組構、遍及該叢集的暫存器的分佈、以及該隨機產生的資料回饋路徑。該結果是可使用任何製程設計套件(PDK)、任何工業標準配置和繞線工具、任何標準細胞程式庫、及用於任何製造製程而實作的完全隨機的設計結構。
    該測試系統100的實際實施例可設計如下。該各種設計限制和參數是提供作為該設計產生器的輸入，該設計產生器接著依據該設計限制產生該結構和元件。該設計(暫存器轉換階層(RTL)或網路連接表描述(netlist description))一旦產生，則它可使用該給定PDK、給定的標準細胞程式庫、及給定的SAPR工具集，來予以實作。該SAPR工具集以適當格式提供佈局資料，該適當格式可用於生產該實體測試系統100。
    由於所有設計間隔(重置數值、隨機刺激、和隨機功能)均為良好定義的事實，該測試系統100的行為在重置之後，是可完全預測的。相應地，任何行為上的不正常(例如，掃描瑕疵)均可匹配至用於除錯的仿真資料。當該測試系統100的所有其它間隔是隨機地選擇時，不需要過度的功能性驗證。
    以上所描述的該測試結構和相關設計技術提供多個與現有和傳統方式有關的利益和優點。舉例來說，該測試結構的基本設計，對於多個半導體製程技術和設計規則而言，是高度可再使用的。的確，該測試結構具有多個高度彈性的設計選擇，例如，可調整至任何測試晶片尺寸；可使用任何半導體製造製程；可使用任何標準的細胞程式庫；以及，可使用任何現有的SAPR工具。
    該測試結構可用來實施非常接近客戶設計的模型化。為此目的，該測試結構的特定實作包含很少至沒有對稱及很少至沒有重覆的結構。此外，該測試結構在其測試叢集中實作隨機邏輯。為了容置客戶設計的準確模型化，該測試結構在局部和總體繞線之間支援可調整的繞線擁塞及比例。此外，該測試結構支援可調整的設計密度及晶片尺寸，其對於模仿客戶設計的目的是有用的。
    此處所出現的該測試結構也支援一種除錯特徵，該除錯特徵利用用於部件篩選的集積式自我測試，而沒有依賴掃描。為了容置該除錯特徵，所有該正反器(暫存器)均可預載入已知的位元狀態。此外，可利用工業標準掃描介面來促進容易地測試及除錯。該測試結構的這些和其它特徵致能同步和可預測的電路行為，以將該晶片上和矽中行為與仿真的行為相比較。
    該測試結構可組構以備HTOL測試。為此目的，該測試結構可實作在HTOL測試期間可被致能的自我刺激設計(在HTOL測試期間，使用時脈訊號和周期性重置，以轉換狀態)。再者，該測試結構可利用集積式核對和計算，以容易速度降級的自我測試。
    在實施時，該測試結構可快速且容易地實作，其可減少整體的測試時間和成本。就此方面而言，該測試結構要求很少至沒有功能性驗證，這是因為該設計以使用隨機結構而整個地產生。通常，設計是遵循設計規格予以實作。視該設計複雜度而定，識別該設計實作以匹配該設計規格，可為非常耗時及耗費資源的。假定該測試結構可使用設計產生器予以實作，則僅驗證該設計產生器是正確地工作便已足夠。如果這樣的話，所有產生的設計均假定是正確的。該產生的輸出同時提供設計規格和設計實作。相應地，不再需要獨立地驗證該設計是依據其規格而予以實作。此外，給定測試結構的特別設計可使用適當撰寫的軟體工具予以產生，以致於需要很少至沒有人為互動，以推衍該測試晶片結構的真正組構。
    雖然至少一個範例實施例已經出現在先前的詳細描述中，然而，應體會到的是，存在為數甚多的變化。應體會到，此處所描述的範例實施例或實施例，並不打算以任何方式限制所請求標的的範圍、應用、或組構。反而，該先前的詳細描述將提供本領域中的熟習技術者更方便的地圖，以實作該描述的單一實施例或多個實施例。應瞭解到，可在元件的功能和配置上作出各種改變，而不致背離由申請專利範圍所定義的範圍，該範圍包含已知均等物及此專利申請提出時的可預見均等物。
    100‧‧‧測試系統
    102、200‧‧‧測試叢集
    104‧‧‧假隨機總體刺激來源
    106‧‧‧重置/控制模組
    108‧‧‧掃描介面
    110‧‧‧總體自我測試模組
    112‧‧‧扇入和扇出連接
    114、116、212、214、216、218‧‧‧箭頭
    202‧‧‧隨機邏輯
    204‧‧‧控制邏輯
    206‧‧‧暫存器
    208‧‧‧基於叢集的自我測試模組
    210‧‧‧局部回饋路徑
    217‧‧‧資料輸出
    220‧‧‧重置訊號
    222‧‧‧除錯訊號
    224‧‧‧時脈訊號
    300‧‧‧暫存器電路
    302‧‧‧隨機功能
    304‧‧‧第一多工器
    306‧‧‧第二多工器
    308‧‧‧正反器
    310‧‧‧數位輸出
    312‧‧‧假隨機刺激
    314‧‧‧局部回饋資料
    316‧‧‧跨叢集回饋資料
    318‧‧‧資料輸出
    320‧‧‧重置預設數值
    322‧‧‧第一多工器輸出
    326‧‧‧預載入數值
    328‧‧‧預載入致能訊號
    330‧‧‧第二多工器輸出
    336‧‧‧第一掃描時脈訊號
    338‧‧‧第二掃描時脈訊號
    340‧‧‧掃描資料登錄訊號
    342‧‧‧掃描資料輸出訊號
    當連同接下來的圖式加以考量時，可通過參考具體實施方式及申請專利範圍，來對標的的更完整瞭解加以推衍，在該圖式中，相同的參考編號在全部的圖式中，是指類似的元件。
    第1圖是代表晶片上測試系統的範例實施例的示意方塊圖；第2圖是代表適合與第1圖中所顯示的該晶片上測試系統一起使用的測試叢集的範例實施例的示意方塊圖；以及第3圖是代表適合與第2圖中所顯示的該測試叢集一起使用的暫存器電路的範例實施例的示意方塊圖。
    200‧‧‧測試叢集
    202‧‧‧隨機邏輯
    204‧‧‧控制邏輯
    206‧‧‧暫存器
    208‧‧‧基於叢集的自我測試模組
    210‧‧‧局部回饋路徑
    212、214、216、218‧‧‧箭頭
    217‧‧‧資料輸出
    220‧‧‧重置訊號
    222‧‧‧除錯訊號
    224‧‧‧時脈訊號
    权利要求:
    Claims (20)
    [1] 一種基於半導體的測試裝置，包含：複數個測試叢集，各個該複數個測試叢集包含：複數個資料暫存器；以及邏輯元件，組構以實施用來產生用於該複數個資料暫存器的測試資料的隨機邏輯功能；以及假隨機總體刺激來源，耦接至該複數個測試叢集，並且組構以產生用於該邏輯元件的假隨機二位元刺激；其中至少一些該複數個測試叢集是耦接在一起以支援資料暫存器輸出的叢集間扇出扇入。
    [2] 如申請專利範圍第1項所述的基於半導體的測試裝置，另包含重置控制模組，耦接至該複數個測試叢集，並且組構以將該測試裝置放置於重置狀態，而以重置預設數值初始化該複數個資料暫存器。
    [3] 如申請專利範圍第1項所述的基於半導體的測試裝置，其中：第一測試叢集中的第一資料暫存器具有暫存器輸出，該暫存器輸出回饋至與第二測試叢集中的第二資料暫存器相關的該邏輯元件；以及由該邏輯元件產生與該第二資料暫存器相關的測試資料是由該第一資料暫存器的該暫存器輸出所影響。
    [4] 如申請專利範圍第1項所述的基於半導體的測試裝置，其中：測試叢集中的資料暫存器具有暫存器輸出，該暫存器輸出回饋至與該資料暫存器相關的該邏輯元件；以及由該邏輯元件產生與該資料暫存器相關的測試資料是由該資料暫存器的該暫存器輸出所影響。
    [5] 如申請專利範圍第1項所述的基於半導體的測試裝置，其中：第一測試叢集中的第一資料暫存器具有暫存器輸出，該暫存器輸出回饋至與該第一測試叢集中的第二資料暫存器相關的該邏輯元件；以及由該邏輯元件產生與該第二資料暫存器相關的測試資料是由該第一資料暫存器的該暫存器輸出所影響。
    [6] 如申請專利範圍第1項所述的基於半導體的測試裝置，另包含掃描介面，組構以容置行進通過該複數個測試叢集的掃描串鏈。
    [7] 如申請專利範圍第1項所述的基於半導體的測試裝置，另包含總體自我測試模組，耦接至該複數個測試叢集，並且組構以產生依據該複數個測試叢集中的該複數個資料暫存器的選擇的資料暫存器的暫存器輸出的總體核對和數值。
    [8] 如申請專利範圍第7項所述的基於半導體的測試裝置，其中，各個該複數個測試叢集包含基於叢集的自我測試模組，耦接至該總體自我測試模組，以提供基於叢集的自我測試輸出至該總體自我測試模組。
    [9] 如申請專利範圍第1項所述的基於半導體的測試裝置，其中，各個該複數個資料暫存器是相關於：暫存器階層邏輯元件，組構以實施用來產生數位輸出的隨機邏輯功能；正反器，耦接至該暫存器階層邏輯元件，以獲得該數位輸出作為正反器資料登錄，該正反器產生時脈式正反器資料輸出，以回應該正反器資料登錄。
    [10] 一種基於半導體的測試裝置，包含：測試叢集，包含：複數個資料暫存器，各個組構以產生個別的暫存器輸出；以及邏輯元件，組構以實施用來產生用於該複數個資料暫存器的測試資料的隨機邏輯功能，其中，來自於該複數個資料暫存器的子集的暫存器輸出充當至該邏輯元件的回饋；以及假隨機總體刺激來源，耦接至該測試叢集，並且組構以產生用於該邏輯元件的假隨機二位元刺激。
    [11] 如申請專利範圍第10項所述的基於半導體的測試裝置，另包含第二測試叢集，該第二測試叢集包含複數個資料暫存器，其中，該測試叢集是耦接在一起，以支援暫存器輸出的叢集間扇出扇入。
    [12] 如申請專利範圍第10項所述的基於半導體的測試裝置，另包含控制邏輯，以選擇地組構該測試叢集用來以重置預設數值載入該複數個資料暫存器。
    [13] 如申請專利範圍第10項所述的基於半導體的測試裝置，另包含控制邏輯，以選擇地組構該測試叢集用來以用於掃描串鏈測試的預載入數值載入該複數個資料暫存器。
    [14] 如申請專利範圍第10項所述的基於半導體的測試裝置，另包含基於叢集的自我測試模組，耦接至該複數個資料暫存器的子集，該基於叢集的自我測試模組組構以產生基於該複數個資料暫存器的該子集的暫存器輸出的局部核對和數值。
    [15] 如申請專利範圍10所述的基於半導體的測試裝置，其中：該複數個資料暫存器中的第一資料暫存器具有其暫存器輸出，該暫存器輸出是回饋至與該複數個資料暫存器中的第二資料暫存器相關的該邏輯元件；以及由該邏輯元件產生與該第二資料暫存器相關的測試資料是由該第一資料暫存器的該暫存器輸出所影響。
    [16] 如申請專利範圍第10項所述的基於半導體的測試裝置，其中：該複數個資料暫存器中的資料暫存器具有其暫存器輸出，該暫存器輸出是回饋至與該資料暫存器相關的該邏輯元件；以及由該邏輯元件產生與該資料暫存器相關的測試資料是由該資料暫存器的該暫存器輸出所影響。
    [17] 一種基於半導體的測試裝置，包含：複數個測試叢集，各個該複數個測試叢集包含複數個由隨機邏輯所驅動的暫存器電路；以及假隨機總體刺激來源，耦接至該複數個測試叢集，並且組構以產生用於該隨機邏輯的假隨機二位元刺激；其中，各個該複數個暫存器電路包含：邏輯元件，組構以接收該假隨機二位元刺激和暫存器回饋資料作為輸入，並且組構以實施用來產生測試資料的隨機功能；以及正反器，耦接以接收該測試資料作為正反器資料登錄，該正反器組構以產生時脈式正反器資料輸出，以回應該正反器資料登錄；以及其中，至少一些來自於該複數個測試叢集的第一測試叢集的該時脈式正反器資料輸出充當用於該複數個測試叢集的第二測試叢集中的至少一些該邏輯元件的該暫存器回饋資料。
    [18] 如申請專利範圍第17項所述的基於半導體的測試裝置，其中，各個該複數個暫存器電路複包含多工器，耦接在該邏輯元件與該正反器之間，該多工器包含用於重置預設數值的第一輸入及用於該測試資料的第二輸入，並且，該多工器是受控以在該測試資料是提供作為多工器輸出的期間以測試模式操作、以及在該重置預設數值是提供作為該多工器輸出的期間以重置模式操作。
    [19] 如申請專利範圍第17項所述的基於半導體的測試裝置，其中，至少一部分來自於該第一測試叢集的該時脈式正反器輸出資料充當用於該第一測試叢集中的至少一些該邏輯元件的該暫存器回饋資料。
    [20] 如申請專利範圍第17項所述的基於半導體的測試裝置，其中，該正反器容置掃描串鏈測試。
    类似技术:
    公开号 | 公开日 | 专利标题
    JP5591886B2|2014-09-17|完全に不定値許容性であって非常に高スキャン圧縮なスキャンテストシステム及び技術
    US8898529B2|2014-11-25|High performance compaction for test responses with many unknowns
    US20070214398A1|2007-09-13|Electronic device testing system
    US10996273B2|2021-05-04|Test generation using testability-based guidance
    TWI444638B|2014-07-11|實作隨機邏輯功能的基於半導體的測試裝置
    US10509072B2|2019-12-17|Test application time reduction using capture-per-cycle test points
    US11156661B2|2021-10-26|Reversible multi-bit scan cell-based scan chains for improving chain diagnostic resolution
    US11073556B2|2021-07-27|Low pin count reversible scan architecture
    Lee et al.2018|On-chip self-test methodology with all deterministic compressed test patterns recorded in scan chains
    US20190293717A1|2019-09-26|Isometric Control Data Generation For Test Compression
    US10520550B2|2019-12-31|Reconfigurable scan network defect diagnosis
    Dixon2008|Built-in self-test of the programmable interconnect in field programmable gate arrays
    US20210373077A1|2021-12-02|Deterministic stellar built-in self test
    Crafts et al.2010|Testing the IBM Power 7™ 4 GHz eight core microprocessor
    US11150299B2|2021-10-19|Flexible isometric decompressor architecture for test compression
    US10990728B1|2021-04-27|Functional built-in self-test architecture in an emulation system
    Gage1993|Structured CBIST in ASICs
    Rozkovec et al.2009|Structural test of programmed FPGA circuits
    Serra2018|7.1 Digital IC Testing
    WO2021045769A1|2021-03-11|Universal compactor architecture for testing circuits
    Kumari et al.2017|FPGA Implementation of Memory Design and Testing
    Tyszer et al.2007|X-tolerant compactor with on-chip registration and signature-based diagnosis
    Borecký et al.2020|Evaluation of the SEU Faults Coverage of a Simple Fault Model for Application-Oriented FPGA Testing
    Niamat et al.2005|A BIST approach for testing FPGAs using JBITS
    US20040153916A1|2004-08-05|Apparatus and method for testing integrated circuits using weighted pseudo-random test patterns
    同族专利:
    公开号 | 公开日
    US8549369B2|2013-10-01|
    US20120304030A1|2012-11-29|
    CN102798810A|2012-11-28|
    CN102798810B|2014-12-17|
    TWI444638B|2014-07-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5867409A|1995-03-09|1999-02-02|Kabushiki Kaisha Toshiba|Linear feedback shift register|
    US6662327B1|1998-05-13|2003-12-09|Janusz Rajski|Method for clustered test pattern generation|
    US6557128B1|1999-11-12|2003-04-29|Advantest Corp.|Semiconductor test system supporting multiple virtual logic testers|
    JP3937034B2|2000-12-13|2007-06-27|株式会社日立製作所|半導体集積回路のテスト方法及びテストパターン発生回路|
    JP2004325233A|2003-04-24|2004-11-18|Matsushita Electric Ind Co Ltd|半導体装置|
    US7434104B1|2005-03-31|2008-10-07|Unisys Corporation|Method and system for efficiently testing core functionality of clustered configurations|
    JP2006318115A|2005-05-11|2006-11-24|Sony Corp|半導体記憶装置及び半導体記憶装置機能検査方法並びに半導体記憶装置を有する電子機器|
    US7755374B2|2006-03-08|2010-07-13|Cojocneanu Christian O|Apparatus and method for testing semiconductor devices|
    JP4869879B2|2006-11-20|2012-02-08|富士通セミコンダクター株式会社|半導体集積回路|FR3047565B1|2016-02-05|2018-03-09|StmicroelectronicsSas|Procede et dispositif de test d'une chaine de bascules|
    US10527674B2|2017-08-21|2020-01-07|International Business Machines Corporation|Circuit structures to resolve random testability|
    法律状态:
    2020-04-11| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    US13/116,961|US8549369B2|2011-05-26|2011-05-26|Semiconductor-based test device that implements random logic functions|
    [返回顶部]